Rechnerarchitektur
碍眉谤锄别濒
CS5400.000
Leistungspunkte
6
Semesterwochenstunden
4
Sprache
Deutsch
Moduldauer
1 Semester
Turnus
J盲hrlich, Beginn im Wintersemeter
Modulverantwortlicher
Prof. Dr.-Ing. Frank Slomka
Dozenten
Prof. Dr.-Ing. Frank Slomka, Dipl.-Inf. Steffen Moser
厂迟耻诲颈别苍驳盲苍驳别
Informatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Informatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Informatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Medieninformatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Elektrotechnik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Informationssystemtechnik, MSc, Studienbeginn WiSe ode SoSe, Wahl
Voraussetzungen
Vordiplom oder Bachelor
Lernziele
Die Studierenden sollen grundlegende Kenntnisse im Aufbau und Entwurf von Rechnerarchitekturen erhalten.
Literatur
- Andrew S. Tanenbaum. Computerarchitektur - Strukturen, Konzepte, Grundlagen. 5. Auflage, Prentice Hall
- David A. Patterson, John L. Hennessy. Rechnerorganisation und -entwurf, 3. Auflage, Spektrum Akademischer Verlag
- Paul Molitor, J枚rg Ritter. VHDL - Eine Einf眉hrung. Pearson Studium
Lehrveranstaltungen und Lehrform
Informatik (V+脺), 4 SWS, 6 LP
Medieninformatik (V+脺), 4 SWS, 6 LP
Elektrotechnik (V+脺), 4 SWS, 6 LP
Informationssystemtechnik (V+脺), 4 SWS, 6 LP
Leistungsnachweise und Pr眉fungen
M眉ndliche oder schriftliche Pr眉fung (abh盲ngig von Teilnehmerzahl).
Notenbildung
Ergebnis der Pr眉fung
Grundlage f眉r
-
Kernfach
Technische Informatik
Vertiefungsgebiet
Eingebettete Systeme, Verteilte Systeme, Rechnerarchitektur
Termin
Beginn: 15.10.2007
Montag 16:00 - 18:00, Raum: O27/3211
Dienstag 08:00 - 10:00, Raum: O28/H21
Informationen zu dieser Veranstaltung im
Material
Skript
Die Vorlesung orientiert sich weitgehend an dem Vorlesungsskript von Herrn Prof. Marwedel (Uni Dortmund), das Sie 办枚苍苍别苍.
Eine gedruckte Version des Skripts steht den H枚rern zur Verf眉gung. Wer noch kein Exemplar hat, kann in O27/317 vorbeikommen und es sich dort abholen.
Mailingliste
Es wurde eine Mailingliste eingerichtet, auf der sich die H枚rer der Vorlesung bei Interesse selbst einschreiben 办枚苍苍别苍. Diese Liste soll sowohl dem Versand organisatorischer Informationen dienen, aber auch f眉r Sie als Austauschplattform f眉r interessante Inhalte dienen - etwa Hinweise auf gute Literatur oder als Verteiler f眉r sch枚ne L枚sungen der 脺bungsaufgaben.
Um sich auf der Liste einzutragen, gibt es die folgenden beiden M枚glichkeiten:
- Entweder 眉ber die . Dort mit der KIZ-Adresse links oben einloggen und anschlie脽end "subscribe" w盲hlen.
- Oder per eMail an die Adresse sympa[at]lists.uni-ulm.de und dem folgenden Text (ohne Umbruch) als Inhalt: subscribe ra0708.esys
Zus盲tzliche Materialien
- VHDL: Eine gute Einstiegsm枚glichkeit in die Hardwarebeschreibungssprache VHDL bietet das .
- VHDL: Ein frei verf眉gbarer VHDL-Simulator kann werden. Ebenso kann man die Tool-Suite des FPGA-Herstellers dazu benutzen, um VHDL-Code zu schreiben und zu simulieren. Die sollte nach Registrierung kostenlos zum Download zur Verf眉gung stehen.
- Der im Skript verwendete MIPS-Simulator SPIM kann werden.
- Der x86-Assembler NASM ist im Linux-Pool der SGI installiert. Wer ihn beispielsweise zu Hause einsetzen m枚chte, kann ihn .